DOCKET NO.: 205173US2S page <u>1</u> of <u>1</u>

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Fumitomo MATSUOKA

SERIAL NO.: New Application

FILED:

Herewith

FOR: SEMICONDUCTOR DEVICE AND A METHOD FOR MANUFACTURING THE

SAME

STATEMENT OF RELEVANCY

Reference AO (4-123439) on Form PTO-1449:

This reference shows a basic concept of damascene gate structure.

⑩ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 平4-123439

⑤lnt.Cl. 5

識別記号

庁内整理番号

43公開 平成 4年(1992) 4月23日

H 01 L 21/336 29/784

8422-4M H 01 L 29/78 3 0 1 P 審査請求 未請求 請求項の数 4 (全11頁)

の発明の名称 半導体装置の製造方法

②特 願 平2-242508

20出 願 平2(1990)9月14日

· @ 発明者 牛久 幸広

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

创出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 則近 憲佑

男 細 相

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体基板上のゲート電極形成予定域にこの が一ト電極と同一形状のダミーゲートを形成する 工程と、このダミーゲートをマスクに不純物を導 入しソース/ドレイン領域を形成する工程と、 のソース/ドレイン領域上に前記ダミーゲートを のソース/ドレイン領域上に前記ダミーゲートを が一トをエッチング除去し溝を形成する工程と、 でのエッチング除去された溝にゲート電極材料を でのエッチング除去された溝にゲートを とする半導 体装置の製造方法。

(2)前記絶縁膜を前記ダミーゲート以下の厚さに する工程は、前記絶縁膜を前記ソース/ドレイン 領域上にのみ選択的に成長させる工程であること を特徴とする請求項(1)記載の半導体装置の製造方 法。

(3)前記絶録膜を前記ダミーゲート以下の厚さに

する工程は、前配半導体基板上に前配船繰膜を異 方性成長させる工程と、前配ソース/ドレイン領 域上の前配舱砂膜上にレジストを形成する工程と、 前配ゲート電極形成予定域上の前配絶線度を除去 する工程と、前配レジストを除去する工程とから 成ることを特徴とする請求項(I)記載の半導体装置 の製造方法。

(4)前記ダミーゲートをエッチング除去し帯を形成する工程の後に、この帯に露出した前記絶縁度の傷態膜を形成する工程と、この傷態膜の内側にゲート電極材料を埋め込む工程と、前記側壁膜を除去することにより露出した前記半導体基板に不統物を導入する工程とを特徴とする請求項(1)記載の半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体装置の製造方法に係り、特に MOSトランシスタのゲート電極形成方法に関す **\$**.

(従来の技術)

第8図は、従来例のゲート電極形成の工程断面 図である。

半導体基板 1 0 1 上に厚さ約 1 0 nmのゲート酸化酸 1 0 2 を無酸化によって形成する。次に厚さ約 4 0 0 nm のポリシリコン 1 0 3 を C V D 法によって推模する。次にフォトリングラフィ 工程によりゲート電極のレジストパターン 1 0 4 を形成する(第 8 図 回)。

次に、このレジストパターン104をマスクにリアクティブイオンエッチング(RIE法)がートポリンリコン103を異方的にエッケングを分したがリンリコン103とからでは約40あるので、ゲートポリシリコン103のエッチングを10方と40倍、20多オーバに行なりと40倍、20多オーバに行なりと40倍、20多オーバに行なりと40倍、20多オーバに行なりと40倍、20多オーバに行なりと40倍、20多オーバに行なりと40倍、20分オーバに行なりと40倍、20分オーバに行なりと40倍、20分オーバに行なりと40倍、20分オーバに行なりと40倍、20分オーバに行なりと40倍、20分カードに

化あるいは案子の信頼性の低化等の問題点をひき かとす。しかしながら現状のエッチング選択比をは、 ポリンリコンと酸化膜のエッチング選択比を 4 0 倍以上に向上させることは難しい。従って、厚さ 約10nm以下の薄いゲート酸化膜を持つMOSト ランシスタを製造することは極めて困難である。

第9図は従来技術のアルミグートトランジスタ 形状の工程断面図である。

半導体基板 1 0 8 上に酸化膜 1 0 9 を厚さ約 200 nm 堆積 しつォトリソグラフィ 工程によりゲート電極のレジストパターン 1 1 0 を形成し、これをマスクに酸化膜 1 0 9 をエッチングする (第9図(a))。

次に、レジストをはく離し、酸化膜109をマスクに不純物を拡散させ、半導体基板108中にソース/ドレイン質域111を形成する(第9図(b))。

次に、酸化膜109をエッチング除去後、厚さ約100mmのゲート酸化膜112を熱酸化法によって形成する。次に、厚さ約400mmのアルミニ

エッチング選択比は、ほぼ1に近いので瞬時にして半導体基板101はエッチングされてしまう。 との際、半導体基板101に入ったダメージにより、架子がリークするなどの悪影響がある(第8図(b))。

次に、この状態で酸化を行なうと酸化膜105 形成時にゲートポリシリコン103端に酸化膜 105がパースピーク106の様にくい込み、ゲート端でゲート酸化膜102の厚さが厚くなるため、或値の変動など素子の特性劣化を招来する (第8図(c))。

次に、ソース/ドレイン領域107を形成すると酸化膜105のベーズピーク106の為、ゲートポリシリコン103端とソース/ドレイン領域107端との重なりが小さくなりすぎホットキャリアに対する信頼性が低下する(第8図(d))。

以上に示す様なゲート電極の形成方法においては、ゲートポリシリコン103のリアクティブイオンエッチング時に、半導体基板101がエッチングされる為リークの発生、素子特性の変動、劣

ウム合金をスパッタ法により堆積する。次にフォトリングラフィ工程によりゲート電極のレジストパターンを形成し、とれをマスクにアルミニウムゲート113をエッチングにより形成する(第9 図(c))。

以上に示す様なアルミニウムゲートトランジスタの形成方法においては、ソース/ドレイン領域111とアルミニウムゲート113の形成が異なるフォトリソクラフィエ程により行なわれている為ソース/ドレイン領域111とアルミニウムゲート113との間の合わせずれを見込んで素子を形成する必要があり、素子の微細化には適さない。第10回は、従来技術のポリシリコンゲートト

n型半導体基板 1 1 4 上に厚さ約 2 0 nm の酸化 膜 1 1 5 を Nm 酸化法によって形成する。 次にチャ ネル不純物層 1 1 5 を形成する為に、ポロンを加 速電圧 2 0 keV、ドーズ量 2×10^{12 cm⁻²} の条件で イオン注入する。 この際のチャネル不純物層114, の探さは約 0.1 μm である (第 1 0 図(a))。

ランジスタ形成の工程断面図である。

次に、リンを拡散させたポリシリコンを半導体 基板114上に堆積後、フォトリソグラフィエ程 によりゲート電極のレジストパターンを形成して、 これをマスクにエッチングを行ないポリコン ゲート116を形成する。次に、レジストパター ンをはく離後、ポリシリコンゲート116を熱酸 化する。この熱酸化の際、チャネル不能物層 1141 の課さは約 0.15 Am 迄伸びる(第10 図(b))。

次に、ソース/ドレイン領域117をポロンのイオン注入と900で、30分程度のアニールによって形成する。このアニール処理の際、チャネル不純物層115の深さは約0.2 m 5 伸びる(第10図(c))。

一般にポゲートを用いた場合、ゲートポリシリコンと半導体基板の仕事関数の差から、半導体基板の投事の表面を薄いり型にする必要があるがこのり型不純物層が投ければ投い程ゲート電極によるチャネル倒壊の制御がしやすくなり、いわゆるショートチャネル効果に有利である。

しかしながら、以上に示した様なポリシリコン

(作用)

この様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成 すると共に、ダミーゲートを除去後更に自己整合 的にゲート電極を形成している為、ソース/ドレ イン領域とゲート電極に合わせずれが生じず微細 化された案子を形成することができる。

また、ゲート電極と周囲の絶縁膜の高さをそろ えることが可能であるので素子の平坦化をはかる ことができる。

ゲートトランジスタの形成方法においては、チャ オル不納物をイオン注入してからの熱処理工程が、 数多く入る為、浅いチャネル不納物層を形成でき ない。従って、素子を徴細化することも難しくな る。

(発明が解決しようとする課題)

以上の様に、従来のMOSトランジスタの形成方法においては、薄いゲート酸化膜を用いたMOSトランジスタが形成できない金属をゲート材料とした場合、セルファラインでソース/ドレイン領域が形成できない、後いチャネル領域の不純物拡散層が形成できず、従ってQ.5 μm以下のゲートをを持つ微細なMOSトランジスタを製造できないといり問題点があった。

本発明は、この様な課題を解決する半導体装置の製造方法を提供することを目的とする。

〔発明の構成〕

(課題を解決するための手段)

本発明は上記事情に鑑みて為されたもので、半導体基板上のゲート電極形成予定域にこのゲート

以下、本発明の実施例を図面を参照して説明する。

第1図は、本発明の第1の実施例の半導体装置の製造方法の工程断面図である。

ロ型シリコン基板1表面に熱酸化により酸化膜2を形成する。次にフォトリングラフィ工程により厚さ約1 Am のゲート電極のレジストパターンを形成する。このレジストパターンがダミーゲート3となる。なお、この際レジストとしては疎水性のものを用いる(第1図(a))。

次に、ダミーゲート 3 をマスクにポロンを加速 電圧 2 0 keV、ドーズ量 5×10¹⁵ cm² の条件でイ オン注入し、ソース/ドレイン領域 4 を形成する。 この際、ソース/ドレイン領域 4 はグミーゲート 3 に対して自己整合的に形成される(第1 図(向)。 次に、シリカを飽和させたケイファ化水素酸水 溶液にウェーハを受潰し、ALを添加すると、「型 シリコン基板 1 上に 8 i O₂ 膜 5 が形成される。 の際、レジストから成るダミーゲート 3 は疎水性 である為、ダミーゲート 3 上には、 5 i O₂ 膜 5

次に、レジストから成るダミーゲート3を除去し、チャネル不純物としてポロンを加速電圧20keV、ドーズ量2×10¹³の条件でイオン注入する。この際、既にソース/ドレイン領域4は形成されているので、チャネルイオン注入後の熱処理に従来に比べ短時間で済む。従ってチャネル不純物層はシャーブなチャネルプロファイルを得ることができる(第1図(d))。

次に、ファ化アンモニウム溶液を用いてダミー ゲート3を除去することにより露出したSiO。膜 2をエッチング除去し、ゲート酸化を行って厚さ

なお、ポリシリコンのかわりにアルミニウムを スパッタ法又はCVD法により推横後エッチパッ クすることによりアルミニウムゲート電極のMOS トランジスタを形成することができる。以上の様 なアルミニウムゲート電極のMOSトランジスタ 約5 nm のゲート酸化膜 6 を形成する。とこで SiOx 膜 2 を除去したのは、 SiOx 膜 2 上にはレジストが形成されていたので、 この SiOx 膜 2 を そのままゲート酸として用いるとレジストが 2 を 3 でま子 特性を 労化させる 為であった パレンス ない はん かい ファンド はん かい ステンド の 常部を 埋め込む ことが できる(第1図(e))。

次に、このポリシリコンでにリンを拡散した後、リアクティブイオンエッチングを行なりとにより、除去されたダミーゲートの部分にのみ、ポリシリコンでが埋め込まれることになる。この際、ポリシリコンでから成るゲート電極は、ソースイドレイン領域4に対して自己整合的に形成される(第1図(f))。

以上に示した様な半導体装置の製造方法によれ は、ダミーゲートをマスクにして自己整合的にソ ース/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下に示す様な効果を得ることができる。

即ち、ソース/ドレイン領域形成後にゲート電 極を形成しているので熱処理が少なくてすみアル ミニウムの様な比較的融点の低い材料をゲート電 極に用いることができる。

第2図は、本発明の第2の実施例の半導体装置の製造方法の工程断面図である。

P型シリコン基板 8 上に厚さ約 2 0 nmの無酸化膜 9 を形成する。次に厚さ約 0.3 μmのポリンコン 1 0 を C V D 法により堆積し、リンを拡散させ、更にこのポリシリコン 1 0 上にシリコンチェ 化膜 1 1 を C V D 法により 堆積する。次にフォトリックラフィエ程により、ゲート電極のレジストパターンを形成し、このレジストパターンをではし、このでは、カリコン 1 0 をエッチングにより ファケート 1 2 0 材料としては、レジスト、絶象物、

タングステン等の高融点金属、ポリシリコン、ポリシリコンとシリサイド、高融点金属の積層便等を用いることができる(第2図(a))。

次にレジストをはく離し、ヒ素のイオン在入に より、ロ⁺型のソース/ドレイン領域13を形成す る(第2図(b))。

次に絶縁膜例えばSiO。膜14を厚さ約0.35 μm 異方性堆積させる。これは、例えばプラズマ エレクトロンサイクロトロンレゾナンス法(ブラ ズマECR法)によって実現することが可能であ る。このプラズマECR法によれば垂直方向には SiO2 膜14は堆積するが、横方向にはほとんど 堆積しない(第2図(c))。

次に、レジスト 14, を厚さ約 1 Am 最布し、そのまま現象し厚さ約 0.2 Am残す様にする(第 2 図(d))。

次に、NH₄OH 密放によってダミーゲート12 上のSiO,膜14のみをエッチング除去する。次 にレジストをはく離すると、SiO,膜14の残在 14. がシリコンチッ化膜11上に残る。次にケミ

の除去された部分にリンをイオン注入することにより L D D 構造の n 領域 1 8 を形成することができる(第 2 図(h))。

以上に示した様な半導体装置の製造方法によれば、ゲート領域15の内側にシリコンチッ化膜の側壁16を設けることにより、リングラフィの限界より更に細いゲート電極17を形成することができる。また、熱酸化膜9のエッチング時にでした。また、従来の工程で形成されたLDDをができる。また、従来の工程で形成されたLDDを増進の「領域に比べて熱処理工程が少ないので不純物漁度の制御がしやすい。

とこでダミーゲートの側部に形成される絶縁膜 の形成方法について説明する。

ダミーゲートの下部が平坦な場合は通常の酸化 腹堆積、エッチパック法を用いて絶縁膜をダミー ゲート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド酸化膜の段差があるので、このよう にはできない。 カルドライエッチング法によりシリコンチッ化膜 11を除去する。この際、シリコンチッ化膜11 上のSiO,膜14の残渣も同時に除くことができ る。これがダミーゲート12を積層 造にする理 由である(第2図(e))。

次に、ポリシリコン10をエッチングにより取り除く。次に、この除去されたダミーゲート12部及び8i〇. 膜14上にシリコンチッ化膜を形成し、全面リアクティブイオンエッチングすることにより、ゲート領域15の内側に側壁16を形成することができる。次に、チャネル部へのイオン注入を行なり(第2図(f))。

次に、ゲート領域15に露出している熱酸化膜 9をエッチング除去する。次に、第1の実施例で 示した工程を用いてゲート電極17を形成する。 との後、絶縁膜を堆積して次の工程に進んでよい (第2図(g))。

または、絶縁膜を堆積して次の工程に進むかわりにゲート領域15の内側に散けられた側壁16 をケミカルドライエッチング法により除去し、こ

第4図は、本発明の第3の実施例の半導体装置 の製造方法の工程断面図である。

ロ型シリコン基板 2 4 表面に熱酸化により酸化膜 2 5 を形成する。次にフォトリングラフィエ程により厚さ約 1 дm のゲート電極のレジストパターンを形成する。このレジストパターンがダミー

ゲート 2·6 となる。なお、この際レジストとして は疎水性のものを用いる(第4図(a))。

次に、ダミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ盤 5×10^{15 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。 この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第4図(b))。

Ø(•) .

以上に示した様を半導体装置の製造方法によれ は、第1の実施例と同様の効果を奏するのみなら ず低抵抗で高熱の処理に耐え得るゲート電極を得 ることができる。

第 5 図は、本発明の第 4 の実施例の半導体装置の製造方法の工程断面図である。

n型シリコン基板 2 4 表面に無酸化により酸化 膜 2 5 を形成する。 次にフォトリングラフィエ程 により厚さ約 1 μm のゲート電極のレジストパタ ーンを形成する。 このレジストパターンがダミー ゲート 2 6 となる。 なお、この際レジストとして は疎水性のものを用いる(第6図(a))。

次に、ダミーゲート 2 6 をマスクにポロンを加速電圧 2 0 keV、ドーズ量 5×10¹⁵ cm² の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第160(b))。

次に、シリカを飽和させたケイファ化水素酸水

8 i O. 膜 2 8 は、ダミーゲート 2 6 に対して自己 整合的に形成される(第 4 図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不納物としてポロンを加速電圧 20keV、ドーズ量2×10¹³の条件でイオンで、 する。との際、既にソース/ドレイン領域2 7 7 形成されているので、チャネルイオンでは、 が選に従来に比ってがむ。 従れているので、 が選に従来によってがあるとができる。 はチャネルブロファイルを得るととができる。 はまでは、 第1の実施例と同様の工程である(第1回(d))。

次に、チタンナイトライド膜29をスペッタ又はCVD法により厚さ約600Å堆積する。 疎いて、ダミーゲート26を除去することにより生じた滞部30にタングステン膜31をCVD法により埋め込む(餌4図回)。

次に、チタンナイトライド膜29及びタングステン膜31をリアクティブイオンエッチングによりエッチングし帯部30以外のタングステン膜31及びチタンナイトライド膜29を除去する(銀4

次に、レジストから成るダミーゲート26を除去し、チャネル不納物としてポロンを加速電圧 20keV、ドーズ量2×10¹³ の条件でイオン注入 する。この際、既にソース/ドレイン領域27は 形成されているので、チャネルイオン注入の別 処理に従来に比べ短時間で済む。従ってシャース なチャネルブロファイルを得ることができる。こ こまでは、第1の実施例と同様の工程である(第 (g) 図(d))。

次に、ダミーゲートを除去することにより生じた構部30にポリシリコン32をCVD法により 塩積し、この構部30を埋め込む(第5回時)。

次に、リアクティブイオンエッチングによりポリシリコン32を構部30の深さ以下の厚さになるまで除去する(第5図例)。

次にチタンをスパッタ法により厚さ約50mm堆 横し、800℃チッ素雰囲気でアニールするとポ リシリコン32上にのみチタンシリサイド層33 が形成される。アンモニア処理により未反応のチ タンを除去することでポリシリコン32上にのみ チタンシリサイド層33を残置することができる (第5図)。

以上に示した様な半導体装置の製造方法によれ は、第1の実施例と同様の効果を奏するのみなら ず低抵抗のポリシリコンゲート電極を得ることが できる。

第6図は、本発明の第5の実施例の半導体装置

とにより、より一層疎水性を示す様になる為、 8iO2 膜 2 8を形成する工程に先だって n 型シリコン基板 2 4 にプラズマ処理を施しておいてもよい。また、との SiO2 膜 2 8 は、ダミーゲート 2 6 より薄く例えば厚さ約 Q.8 Amとする。 この際、 8iO1 膜 2 8 は、ダミーゲート 2 6 に対して自己 整合的に形成される(第一分図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不純物としてポロンを加速電圧 20keV、ドーズ量2×10¹³の条件でイオン注入 する。この際、既にソース/ドレイン領域27は 形成されているので、チャネルイオン注入後の熱 処理に従来に比べ短時間で済む。従ってシャープ なチャネルプロファイルを得ることができる。こ こまでは、第1の実施例と同様の工程である〔第 回(d)〕。

次に、パラジウム34をスパッタ法にて厚さ約30nm堆積する。次にレジスト35を塗布し、そのまま現像を行なってダミーゲートを除去することにより生じた帯部30のみに残価する様にする

の製造方法の工程断面図である。

n型シリコン基板 2 4 表面に熱酸化により酸化 値 2 5 を形成する。次にフォトリングラフィエ程 により厚さ約 1 μm のゲート 電極のレジストパタ ーンを形成する。このレジストパターンがダミー ゲート 2 6 となる。なむ、この際レジストとして は疎水性のものを用いる(第187回(a))。

次に、ダミーゲート26をマスクにポロンを加速電圧20keV、ドーズ量 5×10^{15 cm²} の条件でイオン注入し、ソース/ドレイン領域27を形成する。この際ソース/ドレイン領域27はダミーゲート26に対して自己整合的に形成される(第1分(b))。

次に、シリカを飽和させたケイファ化水素酸水 密液にウェーハを浸費し、ALを添加すると、n型 シリコン基板24上にSi〇x 膜28が形成される。 この際、レジストから成るダミーゲート26は疎 水性である為、ダミーゲート26上には、8i〇x 膜28は形成されない。通常ポジ型レジストは疎 水性を示すが、ファ素を含むブラズマにさらすと

(第6図(4))。

次に硝酸とファ酸の混合液により、レジスト35で覆われた部分以外のパラジウム34をエッチング除去する。次に、酸素アッシャでレジスト36をはく離する(第6図的)。

次に硫酸鋼溶液にウェハーを浸費することでパラジウム 3 4 の部分にのみ選択的に網 3 51 を堆積する (第 6 図 18)。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を奏するのみならず、低抵抗のゲート電極を得ることができる。

第7図は本発明の第6の実施例の半導体装置の製造方法の工程断面図である。

P型シリコン基板3 6 上に熱酸化膜3 7 を厚さ約20 nm形成する。次に、シリコンチッ化膜3 8 を C V D 法により厚さ約 0.3 μm堆積する。次にポリシリコン膜3 9 を C V D 法により厚さ約 0.1 μm 堆積する。次にフォトリングラフィエ程及びエッチング工程によりポリシリコン膜3 9 とシリコンチッ化膜3 8 との積層膜から成るダミーゲート

40を形成する(第7図(a))。

次に、ポリシリコンをCVD法により厚さ約 0.1 μm堆積し、全面リアクティブイオンエッチングを行なうことにより、ポリシリコン膜39がシリコンチッ化膜38をくるんだ形状のダミーゲート40が形成される。次にヒ素をイオン注入し、ソース/ドレイシ領域41を形成する(第7図(b))。

次に、第1の実施例で示したプラズマECR法を用いて、熱酸化膜37上のSiО゚ 膜42を選択的に成長させる。次に800℃、 N.中でアニール処理を行なり(餌7図(C))。

次に、シリコンチッ化膜38の周囲に形成されたポリシリコン膜39をケミカルドライエッチングを用いて除去し、このシリコンチッ化膜38とSiO,膜42の隙間にリンをイオン注入してn不純物層43を形成する(第7図(d))。

次に、シリコンチッ化膜38を選択的にエッチング除去し、第1の実施例に示した工程によりゲート電極44を形成する(第7図(e))。

示す工程所面図、第 6 図は、本発明の第 5 の実施 例の半導体装置の製造方法を示す工程断面図、第 7 図は、本発明の第 6 の実施例の半導体装置の製 造方法を示す工程断面図、第 8 図,第 9 図,第 1 0 図は、従来例の半導体装置の製造方法の工程 断面図である。

図において、

1 … n 型シリコン基板、 2 … 酸化膜、 3 … ダミーゲート、 4 … ソース/ドレイン領域、 5 …SiO, 膜、 6 … ゲート酸化膜、 7 … ポリシリコン。

代理人 弁理士 即 近 意 佑

以上に示した半導体装置の製造方法によれば、 従来のLDD 造の形成方法に比べ、ゲート電框 と「不純物層のオーパラップ部が大きくとれて MOSトランジスタの信頼性が向上する。


[発明の効果]


以上述べた様に本発明によればソース/ドレイン領域とゲート電極が自己整合的に形成されているので両者のあわせずれが生じず、微細化された 余子を形成することができる。


また、ゲート電極と周囲の絶縁膜の高さをそろ えることが可能であるので素子の平坦化をはかる ことができる。


4. 図面の簡単な説明

第1図は、本発明の第1の実施例の半導体装置の製造方法を示す工程断面図、第2図は、本発明の第2の実施例の半導体装置の製造方法を示す工程断面図、第3図は、従来例の半導体装置を示す下断面図、第4図は、本発明の第3の実施例の半導体装置の製造方法を示す工程断面図、第5図は、本発明の第4の実施例の半導体装置の製造方法を













第 1 図








第 1 図





























第 9 図







第 10 凶